| 000 -CABECERA |
|---|
| campo de control de longitud fija |
01845nam a2200241Ia 4500 |
| 001 - NÚMERO DE CONTROL |
|---|
| campo de control |
15503 |
| 003 - IDENTIFICADOR DEL NÚMERO DE CONTROL |
|---|
| campo de control |
SV-SsUGB |
| 005 - FECHA Y HORA DE LA ÚLTIMA TRANSACCIÓN |
|---|
| campo de control |
20211202085748.0 |
| 008 - DATOS DE LONGITUD FIJA--INFORMACIÓN GENERAL |
|---|
| campo de control de longitud fija |
180402s2010||||es |||||||||||||| ||spa|| |
| 020 ## - NÚMERO INTERNACIONAL ESTÁNDAR DEL LIBRO |
|---|
| Número Internacional Estándar del Libro |
9788483226506 |
| 040 ## - FUENTE DE LA CATALOGACIÓN |
|---|
| Centro catalogador/agencia de origen |
UGB |
| Centro/agencia transcriptor |
UGB |
| 041 0# - CÓDIGO DE LENGUA |
|---|
| Código de lengua del texto/banda sonora o título independiente |
spa |
| 082 4# - NÚMERO DE LA CLASIFICACIÓN DECIMAL DEWEY |
|---|
| Número de clasificación |
004.62 |
| Número de documento/Ítem |
B458 |
| 100 1# - ENTRADA PRINCIPAL--NOMBRE DE PERSONA |
|---|
| Nombre de persona |
Beltrán Pardo, Marta |
| Término indicativo de función/relación |
Autor |
| 9 (RLIN) |
17597 |
| 245 10 - MENCIÓN DE TÍTULO |
|---|
| Título |
Diseño y evaluación de arquitecturas de computadoras / |
| 250 ## - MENCIÓN DE EDICIÓN |
|---|
| Mención de edición |
1a. ed. |
| 260 ## - PUBLICACIÓN, DISTRIBUCIÓN, ETC. |
|---|
| Lugar de publicación, distribución, etc. |
Madrid |
| Nombre del editor, distribuidor, etc. |
Pearson |
| Fecha de publicación, distribución, etc. |
2010 |
| 300 ## - DESCRIPCIÓN FÍSICA |
|---|
| Extensión |
326 p. |
| 520 ## - SUMARIO, ETC. |
|---|
| Sumario, etc. |
CONCEPTOS BASICOS DE PROCESADORES. Diseño de un repertorio de instrucciones; Mecanismo complejo de ejecución de una instrucción; Evaluación de prestaciones de un procesador. CONCEPTOS BASICOS DE MEMORIA Y E/S. Diseño de una jerarquía de memoria básica; Mecanismo completo de acceso a memoria; Evaluación de prestaciones de la jerarquía de memoria. TECNICAS DE AUMENTO DE PRESTACIONES PARA PROCESADORES. Planificación de instrucciones; Predicción dinámica de saltos; Emisión múltiple de instrucciones. TECNICAS DE AUMENTO DE PRESTACIONES PARA MEMORIA Y E/S. Técnicas de optimización para la memoria cache; Técnicas de optimización para la memoria principal; Técnicas de optimización conjunta para todos los niveles de jerarquía: visión global de la jerarquía de memoria. SISTEMAS MULTIPROCESADOR Y MULTICOMPUTADOR. Clasificación de arquitecturas con varios procesadores; Redes dentro de arquitecturas de computadoras; Diseño de arquitecturas de memoria compartida. EVALUACION DE PRESTACIONES. Definición de métricas de rendimiento; Métricas de rendimiento sencillas; Evaluación y comparación de rendimientofalse"" |
| 542 1# - NOTA DE INFORMACIÓN RELACIONADA CON EL ESTADO DEL COPYRIGHT |
|---|
| Creador personal |
Beltrán Pardo, Marta |
| Fecha de copyright |
2010 |
| Fecha de publicación |
2010 |
| 650 4# - PUNTO DE ACCESO ADICIONAL DE MATERIA--TÉRMINO DE MATERIA |
|---|
| Término de materia o nombre geográfico como elemento de entrada |
PROGRAMACION DE COMPUTADORAS |
| 9 (RLIN) |
7793 |
|
|---|
| Término de materia o nombre geográfico como elemento de entrada |
SOFTWARE INFORMATICOS |
| 9 (RLIN) |
17598 |
|
|---|
| Término de materia o nombre geográfico como elemento de entrada |
COMPUTADOR |
| 9 (RLIN) |
17599 |
|
|---|
| Término de materia o nombre geográfico como elemento de entrada |
INTELIGENCIA ARTIFICIAL |
| 9 (RLIN) |
2904 |
| 942 ## - ELEMENTOS DE PUNTO DE ACCESO ADICIONAL (KOHA) |
|---|
| Tipo de ítem Koha |
Libros |
| Fuente del sistema de clasificación o colocación |
|